飞利浦－大唐笔试

1、用逻辑们和cmos电路实现ab+cd

2、用一个二选一mux和一个inv实现异或 求职信息

3、给了reg的setup,hold时间，求中间组合逻辑的delay范围。

4. 如何解决亚稳态

面试网

5. 用verilog/vhdl写一个fifo控制器

6. 用verilog/vddl检测stream中的特定字符串

面试问题

声明：飞利浦－大唐笔试来源于互联网，其版权均归原作者及其网站所有，本站虽力求保存原有的版权信息，但由于诸多原因，可能导致无法确定其真实来源，如果您对本站文章、图片资源的归属存有异议，请立即通知我们，情况属实，我们会第一时间予以删除，并同时向您表示歉意！